543ev视频首页在线,色哟哟AV永久精品无码桃色,久久国产黄片,欧美性XXXX丰满极品少妞,国模AV无码无在线观看,免费观看av毛片的网站,精品一区二区三区无码按摩 
















    

            



    
    

    
    

        

            
            
            
        

    








    


 

    




    

            

    


    

            


 

            
    

            
    

            



    

        產(chǎn)品展示


        PRODUCTS




    
    

        
    

    



 

            



    

    

        

            
            

            
            

                
+

            

            
            

        

        

            
            

                
                
            

            
            

                
    
                                    

                        
                        
  • 
                            
    
                                
            64路ADC同步采集板.png
        
                            
    
                        
    • 
                

            

        

        
        

    



    

    

    64路ADC同步采集板


    ADC采集卡采用雙核CPU,分別為DSP和FPGA。其中DSP在系統(tǒng)中起到橋接的作用，F(xiàn)PGA控制8片ADC同步采集，之后將數(shù)據(jù)通過數(shù)據(jù)總線傳輸給DSP。由DSP接收FPGA所發(fā)數(shù)據(jù)后，處理后通過網(wǎng)口發(fā)送64個ADC的采集值(數(shù)字值)。


    

    關(guān)鍵詞：


    

        

    AD采集


        

    嵌入式


        

    FPGA


        

    dsp






    

    所屬分類：


    

        

    嵌入式開發(fā)板






    聯(lián)系我們 









    

    

    產(chǎn)品描述






    

    



	▌產(chǎn)品特點(diǎn)





	    DSP和FPGA雙CPU聯(lián)合控制系統(tǒng)，DSP采用TI公司的TMS320F28335, FPGA采用的是ALTERA公司的EP1C3T144C8,該系統(tǒng)設(shè)計充分考慮了DSP和FPGA各自的優(yōu)缺點(diǎn)，通過地址總線和數(shù)據(jù)總線將處理器結(jié)合在- -起的DSP+FPGA雙核架構(gòu)，可以靈活地在系統(tǒng)中配置運(yùn)行模式。



	    DSP和FPGA雙CPU聯(lián)合控制系統(tǒng)，是我公司成熟的一個工業(yè)控制方案，可可靠運(yùn)行，方便用戶進(jìn)行二次開發(fā)。控制系統(tǒng)適用于電力電子、電機(jī)驅(qū)動控制、電力測控保護(hù)、自動化控制等領(lǐng)域。在開發(fā)過程中，工程師只需專注上層應(yīng)用，降低了開發(fā)難度和時間成本，從而實(shí)現(xiàn)產(chǎn)品的快速開發(fā)上市，多方位的技術(shù)支持協(xié)助工程師進(jìn)行底板設(shè)計和調(diào)試以及多核軟件的開發(fā)。





	 


▌控制器參數(shù)



	——多達(dá)64路 16位的ADC,采用ADI公司的AD7606,輸入范圍是-10V~ 10V,帶過流過壓保護(hù)。



	——10/ 100M以太網(wǎng)口， 采用W5300, 支持固件TCP/IP協(xié)議: TCP，UDP, ICMP,IPv4, ARP，IGMP， PPoE, Etherneto



	TMS320F28335的特點(diǎn)



	采用高性能32位浮點(diǎn)DSP28335,主頻是150MHz,方便電機(jī)控制，電力設(shè)備控制及工業(yè)控制等。



	片上存儲器



	      FLASH  256K X 16位SRAM   34K X 16位BOOT ROM  8K  X 16位OPT ROM  1K X 16位



	      其中FLASH、OPT ROM受口令保護(hù)，可以保護(hù)用戶程序。



	      片上外設(shè)



	      PWM  12路HRPWM  6路QEP  2通道



	      ADC  2X8通道，12位， 80ns轉(zhuǎn)換時間，0- -3V輸入量程



	      SCI  3通道



	      MCBPS   2通道



	      CAN  2通道



	      SPI  1通道



	      IIC  1通道





	 


▌AD7606特點(diǎn)



	一8/6/4 路同步采樣輸入

	一真 雙極性模擬輸入范圍:士10V、士5 V

	一5V模擬單電源，2.3V至+5V VDRIVE



	一1MQ模擬輸入阻抗



	一模擬輸入箝位保護(hù)

	一二階抗混疊模擬濾波 器

	一高吞吐速率: 200 kSPS (所有8個通道)

	一通過數(shù)字濾波 器提供過采樣功能，例如: 50ksps時SNR 為96dB欲了解更多特性，請參考數(shù)據(jù)手冊。





	 



	▌ADC采集器程序說明





	   ADC采集卡采用雙核CPU,分別為DSP和FPGA。其中DSP在系統(tǒng)中起到橋接的作用，F(xiàn)PGA控制8片ADC同步采集，之后將數(shù)據(jù)通過數(shù)據(jù)總線傳輸給DSP。由DSP接收FPGA所發(fā)數(shù)據(jù)后，處理后通過網(wǎng)口發(fā)送64個ADC的采集值(數(shù)字值)。





	 





	▌ADC采集器程序說明





	    DSP+FPGA結(jié)構(gòu)最大的特點(diǎn)是結(jié)構(gòu)靈活，有較強(qiáng)的通用性適于模塊化設(shè)計，從而能夠提高算法效率;同時其開發(fā)周期較短,系統(tǒng)易于維護(hù)和擴(kuò)展。



	    例如,一個由DSP+FPGA結(jié)構(gòu)實(shí)現(xiàn)的實(shí)時信號處理系統(tǒng)中,低層的信號預(yù)處理算法處理的數(shù)據(jù)量大,對處理速度的要求高,但運(yùn)算結(jié)構(gòu)相對比較簡單適于用FPGA進(jìn)行硬件實(shí)現(xiàn)，,這樣能同時兼顧速度及靈活性。高層處理算法的特點(diǎn)是所處理的數(shù)據(jù)量較低層算法少，但算法的控制結(jié)構(gòu)復(fù)雜，適于用運(yùn)算速度高、尋址方式靈活、通信機(jī)制強(qiáng)大的DSP芯片來實(shí)現(xiàn)。



	    FPGA可以完成模塊級的任務(wù)起到DSP的協(xié)處理器的作用。它的可編程性使它既具有專用集成電路的速度,又具有很高的靈活性。



	    DSP具有軟件的靈活性;而FPGA具有硬件的高速性,從器件上考察,能夠滿足處理復(fù)雜算法的要求。這樣DSP+FPGA的結(jié)構(gòu)為設(shè)計中如何處理軟硬件的關(guān)系提供了- -個較好的解決方案。同時該系統(tǒng)具有靈活的處理結(jié)構(gòu),對不同結(jié)構(gòu)的算法都有較強(qiáng)的適應(yīng)能力,尤其適合實(shí)時信號處理任務(wù)。